从电路或者地平面中腐蚀掉多余的铜没有什么益处

从电路或者地平面中腐蚀掉多余的铜没有什么益处。多余的铜应该接地或解耦,不能浮空。
走线之间的耦合正比于第二个走线在这个走线周围空间所产生的磁通的百分比。如果这些场限制在同轴内,将不会有串扰耦合。另一种近似计算串扰耦合的方法是考虑频率关联的量，如上升时间、逻辑电压、走线之间的电容以及接收逻辑的阻抗水平。在大多数的实际电路板设计中，较短走线的串扰信号电平是很小的。

作为一个经验法则，在一个正常的电路板中，如果走线间距是走线宽度的2倍，外层走线之间的串扰可以减少5%。在导体平面之间走线的间距可以是一个走线宽度。

串扰耦合取决于信号方向。如果不良信号首先耦合到走线的终端，耦合电平通常更大。
一个地平面可以被分成一 些孤岛，只要在这个区域的逻辑走线关联有 相近的返回路径。如果一根逻辑走线穿过 一个分割的地平面,只要有一根接近平行的地或电源走线,逻辑环路面积是可控的。相邻的电源走线必须有合适的解耦。如果走线穿过一个分割地平面而没有可控的返回路径,这个路径将是感性的，会有辐射产生。
没有与附近的逻辑走线关联的覆铜仍然需要连接到数字公用端。当走线穿过一个 导体区域，即使这个区域不是接地的，场仍然得到限制。但是，走线进人和离开这个浮动导体面时阻抗是不连续的(波反射)。
高速逻辑限制在工作的电路器件内部，其他部分电路板的逻辑仍然工作在较长的上升时间和较低的时钟频率。这种方法可以减少功率损耗，在实际中可以采用双面板而不需要地平面。